【와티비커뮤니티-WATVcommunity】 보증업체놀이터추천홍보 : 프로그램제작판매제작의뢰 : 스포츠분석 : 무료스포츠중계tv : 섹시bj움짤 : 스포츠뉴스 : 안구정화 놀이터홍보 놀이터후기공유 피해사례공유

로그인

채팅

글쓰기

[IT뉴스]삼성, '칩렛' 패키징 적용 4나노 AI 칩 개발 성공

온카뱅크관리자

2025-06-17 16:37:34

<div id="layerTranslateNotice" style="display:none;"></div>  
        <div class="article_view" data-translation-body="true" data-tiara-layer="article_body" data-tiara-action-name="본문이미지확대_클릭"> 
         <section dmcf-sid="XWqCKKP3X8">
          <figure class="figure_frm origin_fig" contents-hash="2f47970b88a9c53638fef4950370905ccd6981f130ff310a03470f39eb81ded7" dmcf-pid="ZYBh99Q0Z4" dmcf-ptype="figure">
           <p class="link_figure"><img alt="반도체 칩렛 구조(사진=인텔)" class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202506/17/etimesi/20250617163104914vkct.jpg" data-org-width="700" dmcf-mid="G561ddNf1P" dmcf-mtype="image" height="auto" src="https://img2.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202506/17/etimesi/20250617163104914vkct.jpg" width="658"></p>
           <figcaption class="txt_caption default_figure">
            반도체 칩렛 구조(사진=인텔)
           </figcaption>
          </figure>
          <p contents-hash="ac65e1cac17328548076eb8f4b3b89a6af1ebb5ec5b3e62dad10314441d233b2" dmcf-pid="5Gbl22xpZf" dmcf-ptype="general">삼성전자가 첨단 패키징 기술인 '칩렛' 표준을 활용한 4나노미터(㎚) 초미세 공정 개발에 성공했다. 칩렛은 서로 다른 반도체를 연결해 성능을 끌어올리는 기술로, 삼성전자의 인공지능(AI) 반도체 위탁생산(파운드리) 사업 경쟁력 강화에 기반이 될 전망이다.</p>
          <p contents-hash="f95c2d06908528490eb18d86abeee83498ca9d1fb267e7d3dca24e827dbf2a24" dmcf-pid="1HKSVVMU5V" dmcf-ptype="general">17일 업계에 따르면, 삼성전자는 최근 4㎚ 공정에서 '유니버셜 칩렛 인터커넥트 익스프레스(UCIe)'를 활용한 반도체 시제품 1차 성능 평가를 통과했다. 반도체 개발에서 처음으로 나온 시제품이 기존 설계에 맞춰 제대로 작동했다는 의미다. 평가는 대량 생산 전에 거쳐야하는 필수 과정으로, 양산까지 이어질 전망이다.</p>
          <p contents-hash="e94b8f4e9fc514b409acc9b0384c6684d06bd93822ae09791c6c5d4eedff8244" dmcf-pid="tX9vffRuZ2" dmcf-ptype="general">업계 관계자는 “삼성전자가 지난해 UCIe 설계자산(IP)을 파운드리 공정에 최적화한데 이어 이번에 시제품 평가까지 성공했다”며 “삼성의 UCIe를 통한 반도체 위탁생산 사업에 속도가 붙을 전망”이라고 밝혔다.<br></p>
          <figure class="figure_frm origin_fig" contents-hash="5fa47e99a828bb8530eabac79b67d318f6f95205bbbe3ec4bfcffc8345434183" dmcf-pid="FZ2T44e7t9" dmcf-ptype="figure">
           <p class="link_figure"><img class="thumb_g_article" data-org-src="https://t1.daumcdn.net/news/202506/17/etimesi/20250617163106188uyyr.png" data-org-width="500" dmcf-mid="HA5AFFqy56" dmcf-mtype="image" height="auto" src="https://img3.daumcdn.net/thumb/R658x0.q70/?fname=https://t1.daumcdn.net/news/202506/17/etimesi/20250617163106188uyyr.png" width="658"></p>
          </figure>
          <p contents-hash="601757edf9a97c4ce5b9459f1c3212561ca45d592e7210eef3af6a584266786d" dmcf-pid="35Vy88dzGK" dmcf-ptype="general">UCIe는 칩렛 기술을 대표하는 표준이다. 반도체는 보통 회로 선폭을 줄여 성능을 높이는데, 회로 미세화 속도가 늦어지면서 성능 향상도 제한되고 있다. 공정 난도가 높아져서다.</p>
          <p contents-hash="2277d65ec1049d75a87d20ddde333fc619ec570f642037a1015afffcc52c0909" dmcf-pid="0lpr77VZGb" dmcf-ptype="general">이 때문에 서로 다른 반도체를 연결해 성능을 끌어올리는 칩렛 기술(이종 결합)이 떠올랐고, 업계에서 통일성 있는 기술 방향을 잡기 위해 2022년 UCIe 표준이 마련됐다. 중앙처리장치(CPU)·그래픽처리장치(GPU)·메모리 등 기능을 하나의 반도체 칩에서 구현하는 방식이다.</p>
          <p contents-hash="2f88b20b82bfae9be0b6889309ae1d21564b1dab1035cae2df033d596e460043" dmcf-pid="pSUmzzf5HB" dmcf-ptype="general">삼성전자는 인텔·TSMC·퀄컴·구글·마이크로소프트(MS) 등과 함께 초기부터 UCIe 표준화에 협력해왔다. 이번에 성능 평가를 통과한 시제품은 시높시스의 IP를 활용했다. 작년부터 4㎚ 공정에 UCIe IP 최적화 작업을 진행해왔다. 이번 시제품의 데이터 전송 속도는 초당 24기가비트(Gbps)에 달하는 것으로 알려졌다.</p>
          <p contents-hash="6ea2dc5714089e3144db3b68b48924ba0e8816287771d3a9ef4e05dde6f33a0b" dmcf-pid="Uvusqq415q" dmcf-ptype="general">구체적인 고객사는 확인되지 않지만, 해당 공정(SF4X)이 고성능컴퓨팅(HPC)용 반도체 칩 생산에 쓰이는 만큼 AI 반도체 칩이 유력하다. 이르면 연말이나 내년 초 양산이 예상된다.</p>
          <p contents-hash="472bffbcd7e8b3708b0d9e3800ec4fe5bb210b3d01a3af2edaf13fefb3aac1c4" dmcf-pid="uT7OBB8t1z" dmcf-ptype="general">삼성전자는 앞서 지난해 초 5㎚ 공정에 UCIe를 최적화해 반도체 칩 개발에 성공한 바 있다. 이번에 4㎚까지 넓혀 기술 경쟁력을 강화하는 모습이다. 회사는 2㎚에도 UCIe 적용을 추진하고 있다.</p>
          <p contents-hash="9662a9b42553dc0a547ce75864ffead30a4b35de896565bbc9c247f9a5518663" dmcf-pid="7yzIbb6F17" dmcf-ptype="general">삼성전자 행보로 초미세 공정에서의 칩렛 경쟁은 한층 치열해질 것으로 예상된다. TSMC와 인텔 등 경쟁 파운드리도 UCIe을 적용한 공정을 확보, 상용화에 나섰기 때문이다. TSMC는 3·5㎚에서 인텔은 4㎚급(인텔 3공정)에서 UCIe 기술을 적용한 것으로 파악된다.</p>
          <p contents-hash="9dfd6821021f993cf4cc1cba9cce4e49ca560a3026257883fe268645a8b530e8" dmcf-pid="zWqCKKP3Xu" dmcf-ptype="general">업계 관계자는 “삼성·TSMC·인텔 등 주요 파운드리가 2㎚ 이하에서도 UCIe를 적용한 반도체 공정을 준비 중”이라며 “향후 칩렛 표준을 둘러싼 시장 주도권 경쟁이 뜨거워질 것”이라고 내다봤다.</p>
          <p contents-hash="b2a03614e8bd580f282c6331e00d1e28526930d361f2c3054d163342605008cd" dmcf-pid="qYBh99Q0tU" dmcf-ptype="general">권동준 기자 djkwon@etnews.com</p>
         </section> 
        </div> 
        <p class="" data-translation="true">Copyright © 전자신문. 무단전재 및 재배포 금지.</p>

김다현, 한일국교정상화 60주년 기념식 ‘쓰가루 해협의 겨울풍경’ 열창 “中 반도체 산업 재편 가속…M&A로 대형화”

댓글 총 0개

업체홍보/구인 더보기

놀이터홍보 더보기

지식/노하우 더보기

판매의뢰 더보기

포토 더보기